DERWENT-ACC-NO:

1999-272699

DERWENT-WEEK:

199923

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Clock regeneration circuit of

synchronous dynamic random

access memory - has output buffer

whose multiple output

terminals are arranged to indirect

circuit area in one

settlement such that internal clock

signal coincides in

center portion

PATENT-ASSIGNEE: HITACHI LTD[HITA]

PRIORITY-DATA: 1997JP-0254327 (September 3, 1997)

PATENT-FAMILY:

PUB-NO PUB-DATE

LANGUAGE PAGES MAIN-IPC

JP 11086531 A March 30, 1999 N/A

G11C 011/401

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP 11086531A N/A

1997JP-0254327 September 3, 1997

INT-CL (IPC): G11C011/401, G11C011/407, G11C011/409,

H01L021/8242 , H01L027/108

ABSTRACTED-PUB-NO: JP 11086531A

BASIC-ABSTRACT:

NOVELTY - Indirect circuit area in center of semiconductor chip and memory

array arranged symmetrically to indirect circuit area.

Clock regenerator

generates internal clock signal which synchronizes with clock signal input from

external terminal. Output buffer having multiple outputs are arranged to

indirect circuit area at one settlement, so that internal clock signal

coincides in center portion.

USE - For synchronous dynamic random access memory.

ADVANTAGE - Signal retardation of high speed reading is reduced to minimum by synchronizing input clock signal with internal clock signal

which coincides in center. DESCRIPTION OF DRAWING(S) - The figure shows a

schematic block diagram of the semiconductor memory.

CHOSEN-DRAWING: Dwg.1/12

TITLE-TERMS: CLOCK REGENERATE CIRCUIT SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY

OUTPUT BUFFER MULTIPLE OUTPUT TERMINAL ARRANGE INDIRECT CIRCUIT

AREA ONE SETTLE INTERNAL CLOCK SIGNAL COINCIDE PORTION

DERWENT-CLASS: U13 U14

EPI-CODES: U13-C04B1A; U14-A03B4A; U14-A07; U14-A08;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1999-204264

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平11-86531

(43)公開日 平成11年(1999)3月30日


(51) Int.Cl.*		微別記号	<b>F</b> I				
G11C	11/401		G11C 1	1/34	3711	K	
	11/409				3 5 4 Q 3 6 2 S		
	11/407						
H01L	27/108		H01L 27/10		681E		
	21/8242						
			審査請求	未請求	請求項の数 6	FD	(全 17 頁)
(21)出願番号	<del>}</del>	特顯平9-254327	(71)出願人	000005108			
				株式会社	土日立製作所		
(22)出顧日		平成9年(1997)9月3日		東京都千代田区神田駿河台四丁目 6 番地			
			(72)発明者	長谷川	雅俊		
				東京都	<b>青梅市今井2326</b> 都	卧地 枝	朱式会社日立
				製作所	デパイス開発セン	/夕内	
			(72)発明者	中村	E行		
				東京都	<b>青梅市今井2326</b> 7	触 枝	未式会社日立
				製作所方	デパイス開発セン	/夕内	
			(72)発明者	梶谷 -	−彦		
				東京都市	<b>特梅市今井2326</b> 都	地 枝	朱式会社日立
				製作所方	デバイス開発セン	ク内	
			(74)代理人	弁理士	徳若 光政		

#### (54) 【発明の名称】 半導体記憶装置

### (57)【要約】

【課題】 高速動作化と高集積化を実現した半導体記憶装置を提供する。

【解決手段】 半導体チップの中央部分に間接回路領域が設けられ、少なくとも上記間接回路領域を挟んで対称的にメモリアレイ部が構成されてなる半導体記憶装置において、複数からなる出力バッファを上記間接回路領域に1纏まり又は上記間接回路領域のほぼ中心部から等間隔となる位置に2組に分けて配置させるとともに、上記中心部に内部クロック信号の出力点が合致するようクロック再生回路をレイアウト配置する。



#### 【特許請求の範囲】

【請求項1】 半導体チップの中央部分に間接回路領域が設けられ、

少なくとも上記間接回路領域を挟んで対称的にメモリア レイ部が構成されてなる半導体記憶装置において、

外部端子から入力されたクロックと同期した内部クロック信号を発生させるクロック再生回路と、

上記内部クロック信号に同期して複数ビットからなる読み出し信号を複数からなる外部端子へそれぞれ出力させる複数からなる出力バッファとを備え、

上記複数からなる出力バッファは、上記間接回路領域に 1 纏まりに配置されるとともに、上記1纏まりの中心部 に上記内部クロック信号の出力点が合致するよう上記ク ロック再生回路をレイアウト配置してなることを特徴と する半導体記憶装置。

【請求項2】 半導体チップの中央部分に間接回路領域が設けられ、

少なくとも上記間接回路領域を挟んで対称的にメモリア レイ部が構成されてなる半導体記憶装置において、

外部端子から入力されたクロックと同期した内部クロッ 20 ク信号を発生させるクロック再生回路と、

上記内部クロック信号に同期して複数ビットからなる読み出し信号を複数からなる外部端子へそれぞれ出力させる複数からなる出力バッファとを備え、

上記複数からなる出力バッファは、上記間接回路領域の ほぼ中心部から等間隔となる位置に2組に分けて配置させるとともに、上記中心部に上記内部クロック信号の出力点が合致するよう上記クロック再生回路をレイアウト 配置してなることを特徴とする半導体記憶装置。

【請求項3】 上記クロック再生回路は、

外部端子から入力された入力信号を受ける入力段回路 と、

上記入力段回路を通したバルス信号を受けてその出力信号を順次に伝播させる基本遅延単位を構成する論理積ゲート回路からなるフォワード・ディレイ・アレイと、上記入力段回路を通したバルスと各論理積ゲート回路の出力信号とを受け、その出力を上記フォワード・ディレイ・アレイの所定の論理積ゲートのゲート制御信号として伝えるミラー制御回路と、

上記ミラー制御回路から対応する出力信号が供給され、 かかるミラー制御回路を通したパルスエッジを上記フォ ワード・ディレイ・アレイとは逆方向に伝播させる基本 遅延単位を構成する論理積ゲート回路からなるバックワ ード・ディレイ・アレイと

上記バックワード・ディレイ・アレイの各段に設けられ、上記ミラー制御回路と等価な負荷条件を形成する負荷回路とを含むシンクロナス・ミラー・ディレイ回路からなることを特徴とする請求項1又は請求項2の半導体記憶装置。

【請求項4】 上記シンクロナス・ミラー・ディレイ回 50 ク周期に占める上記入力回路での信号遅延時間を実質的

路は、間接回路領域の長手方向に対して直角方向の2つ のメモリアレイに挟まれた細長い半導体領域に嵌め込ま

れるようなレイアウト配置されるものであることを特徴 とする請求項3の半導体記憶装置。

【請求項5】 上記クロック再生回路は、

外部端子から入力されたクロック信号を取り込む入力バッファ回路と、

2

上記入力バッファ回路により取り込まれたクロック信号 を遅延させる遅延回路と、

10 上記クロック信号に対して十分高い周波数の発振パルス を形成するパルス発生回路と、

上記遅延回路を通したクロック信号により起動され、上記発振パルスを一方の方向にカウント動作を行い、上記入力バッファ回路を通した1周期遅れのクロック信号により他方の方向のカウント動作に切り換えられ、計数値が計数開始時に戻ったときに出力タイミング信号を形成するアップ/ダウンカウンタ回路と、

上記カウンタ回路からの出力タイミング信号を受けて内 部回路の動作に必要なクロック信号を出力させるクロッ クドライバとを含む同期クロック発生回路を備え、

上記遅延回路の遅延時間は、上記入力バッファ回路の遅延時間と上記クロックドライバの遅延時間の和に対応した遅延時間に設定されなるものであることを特徴とする請求項1又は請求項2の半導体記憶装置。

【請求項6】 上記半導体記憶装置は、シンクロナスダイナミック型RAMを構成するものであり、

上記クロック再生回路は、そのクロック入力回路に用い られるものであることを特徴とする請求項1又は請求項 3の半導体記憶装置。

#### 30 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体記憶装置に関し、例えばクロック信号により同期して動作するシンクロナスダイナミック型RAM(ランダム・アクセス・メモリ)におけるクロック再生回路と出力回路のレイアウト技術に利用して有効な技術に関するものである。【0002】

【従来の技術】シンクロナス・ミラー・ディレイ回路 (SMD)は、外部クロックと内部クロックとの同期を 40 とるための回路である。このようなシンクロナス・ミラー・ディレイ回路については、アイ・エス・エス・シー・シー ダイジェスト オブ テクニカル ペーバーズ (ISSCC DIGIST OF TECHNICAL PAPERS)誌1996年2 月10日、第374頁~第375頁がある。

#### [0003]

【発明が解決しようとする課題】上記のようなシンクロナス・ミラー・ディレイ回路(SMD)を用いることにより、外部端子から供給されたクロック信号と内部で発生されるクロック信号の同期を採ることができ、クロック問題によれるよう。

07/21/2003, EAST Version: 1.03.0002

に零にできるためクロック信号の高周波数化が可能にな る。しかしながら、上記のように同期化された内部クロ ック信号を形成しても、かかる内部クロック信号の信号 伝達経路においても遅延時間が発生するものであり、例 えばクロック信号の周波数を約200MHzのような高 い周波数に設定しようとすると、1周期が5ns(ナノ 秒)と小さくなり、上記遅延時間が無視できなくなる。 【0004】この発明の目的は、高速動作化と高集積化 を実現した半導体記憶装置を提供することにある。この 発明の前記ならびにそのほかの目的と新規な特徴は、本 10 明細書の記述および添付図面から明らかになるであろ

## [0005]

[0006]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、半導体チップの中央部分に 間接回路領域が設けられ、少なくとも上記間接回路領域 を挟んで対称的にメモリアレイ部が構成されてなる半導 体記憶装置において、複数からなる出力バッファを上記 間接回路領域に1纏まり又は上記間接回路領域のほぼ中 20 心部から等間隔となる位置に2組に分けて配置させると ともに、上記中心部に内部クロック信号の出力点が合致 するようクロック再生回路をレイアウト配置する。

【発明の実施の形態】図1には、この発明に係る半導体 記憶装置の一実施例の概略ブロック図が示されている。 同図に示された各回路ブロックは、本願発明に直接的に 関係の深いものが代表として例示的に示されており、こ られの各回路ブロックはメモリチップ上における実際の 幾何学的な配置に合わせて描かれている。同図の各回路 30 ブロックは、公知の半導体集積回路の製造技術により、 単結晶シリコンのようなメモリチップ上に形成される。 【0007】この実施例の半導体記憶装置は、後述する ようなシンクロナスDRAM(以下単にSDRAMとい う)を構成するものであり、メモリチップの長手方向の 中央部分に間接回路領域が設けられ、かかる間接回路領 域を挟んで上下にメモリアレイが配置される。メモリア レイは、特に制限されないが、中央部分で左右に分割さ れ、メモリチップ全体では4つのメモリアレイから構成 される。これらの4つのメモリアレイは、それぞれが約 40 64Mビットのような記憶容量を持ち、メモリチップ全 体では約256Mビットのような大きな記憶容量を持つ ようにされる。

【0008】上記間接回路領域には、出力バッファが8 個ずつが1組とされて左右に分けて2組設けられる。 こ れにより、この実施例のSDRAMは、16ビット(2 バイト)単位での書き込みと読み出しが行われる。上記 出力バッファは、外部端子から供給されるクロック信号 に同期して読み出し信号を出力させる。このようなクロ

ロックバッファを介してクロック再生回路に供給され、 ここで上記入力バッファでの信号遅延を実質的に無くし て、外部端子から供給されたクロック信号と内部で発生 されたクロック信号とが同期化させられる。

【0009】この実施例では、上記クロック再生回路で 同期化された内部クロック信号における信号伝播遅延時 間を実質的に短くするために、上記クロック再生回路の 出力点から上記2組に分けられた出力バッファの中心点 までの距離が等間隔になるようにメモリチップの中央部 分に配置される。特に制限されないが、上記クロック再 生回路として、上記シンクロナス・ミラー・ディレイ回 路を用いた場合には、例えはメモリチップの上側に左右 に分割されて形成されるメモリアレイの間の狭い隙間に 嵌め込むようにレイアウト配置される。これにより、回 路規模としては比較的大きなシンクロナス・ミラー・デ ィレイ回路を効率よく配置することができ、高集積化が 可能になる。

【0010】外部端子から入力されるクロック信号と上 記クロック再生回路で形成された内部クロック信号の同 期化を容易にするために、上記クロックバッファはメモ リチップの間接回路領域の中央部に配置され、短い距離 で取り込まれたクロック信号を上記クロック再生回路に 伝えるものである。

【0011】上記クロック再生回路により形成されたク ロック信号は、等しい距離を持って配置される2組の出 カバッファの中央部分まで延び、そこから4個ずつに出 力バブッファに対応し分岐して供給される。この構成で は、左右に振り分けられた出力バッファの中心部分に対 して、同じ遅延時間を持って内部クロック信号を供給す ることができる。したがって、クロック再生回路から最 も遠い位置に配置される出力バッファは、上記クロック 再生回路から左右に振り分けられた2組の出力バッファ までの距離L1と、かかる各組の中心部から両端の出力 バッファに至る距離し2との和(L1+L2)となる。 【0012】上記のようなレイアウト配置により、クロ ック再生回路により形成されたクロック信号が、それを 受けて出力信号を形成する出力バッファに至る距離は、 上記出力バッファの特定の位置に設定されたという条件 の下では、(L1+L2)のように最も短くできるもの である。ちなみに、上記出力バッファの配置に対して、 ワーストケースは上記クロック再生回路の出力点を間接 回路領域の左右いずれか一端に配置する場合である。こ の場合には、クロック再生回路の出力点から最も遠い位 置に配置される出力バッファに至る距離は、おおよそ2 (L1+L2)になるものである。つまり、上記の場合 には、クロック再生回路の出力点に対して隣接して配置 される出力バッファも存在するために、かかる出力バッ ファに対するクロック信号の遅延は最小にできるが、メ モリアクセス時間は上記のようなワーストケースにより ック信号は、外部端子から供給されるクロック信号がク 50 律則されるために上記最小遅延のものが存在することに

何らの意義も生じない。

【0013】図2には、この発明に係る半導体記憶装置 の他の一実施例の概略ブロック図が示されている。この 実施例では、上記のような間接回路領域において、出力 バッファが16個纏めて配置される。これにより、この 実施例のSDRAMにおいても、上記同様に16ピット (2バイト)単位での書き込みと読み出しが行われる。 上記のように出力バッファを1つに纏めて配置した場合 には、その中点部にクロック再生回路の出力点が合致す るように出力バッファ列に沿ってクロック再生回路が形 10 成される。外部端子から供給されるクロック信号はクロ ックバッファを介してクロック再生回路に供給され、こ こで上記入力バッファ及びクロック再生回路の入力に至 るまでの信号遅延を実質的に無くして、外部端子から供 給されたクロック信号と内部で発生されたクロック信号 とが同期化させられる。

【0014】この実施例では、上記クロック再生回路の 出力点が上記16個からなる出力バッファの中心点に合 致しているために、上記のように4個の出力バッファの 長さがL2として、同じ回路を用いると16個の出力バ 20 ッファ列の長さは4×L2となり、クロック再生回路か ら最も違い位置に配置される出力バッファまでの距離 は、2×L2のように短くできる。すなわち、上記クロ ック再生回路を上記出力バッファ列に沿って配置した場 合、出力バッファ列の中心部とクロック再生回路の出力 点とのずれがあると、そのずれ分だけ一方では長くな り、他方では短くなり、メモリアクセスは上記長くなる 方で律則されるために上記の実施例のように両者を合致 させることがメモリアクセス時間を最も短くできるもの

【0015】図3には、この発明が適用される半導体記 憶装置の一実施例の概略ブロック図が示されている。特 に制限されないが、この実施例の半導体記憶装置は、S DRAMに向けられており、公知の半導体集積回路の製 造技術によって単結晶シリコンのような1つの半導体基 板上に形成される。

【0016】この実施例のSDRAMは、メモリバンク (Bank) 0~メモリバンク(Bank) 3を構成するメモリ セルアレイMARYを4組(×4)を備えている。上記 メモリセルアイレMARYは、マトリクス配置されたダ 40 イナミック型メモリセルを備えており、図に従えば縦方 向に配置されたメモリセルの選択端子は各列毎のワード 線(図示せず)に結合され、横方向の同一行に配置され たメモリセルのデータ入出力端子は行毎に相補ビット線 に結合される。

【0017】メモリセルアレイMARYの図示しないワ ード線は、XデコーダXDによるXアドレス信号のデコ ード結果、図示しないロウ系タイミング信号に従ってワ ードドライバWDにより実質的に1本が選択レベルに駆

ビット線はセンスアンプSAに結合される。センスアン プSAには、後述するようにカラム選択回路が設けられ ており、ワード線選択によるメモリセルからのデータ読 み出しによって夫々の相補ビット線に現れる微小電位差 をセンスアンプにより検出して増幅してメモリセルにリ ライトを行う。カラムスイッチ回路は、相補ビット線を 各別に選択して相補共通入出力線に導通させる。カラム スイッチ回路はYデコーダYDECによるカラムアドレ ス信号のデコード結果に従って選択動作される。上記4 組からなるメモリセルアレイMARYに対して、それぞ れに上記のようなXデコーダXD及びワードドライバW Dと、YデコーダYDECが設けられるものである。

6

【0018】同図においては、欠陥救済回路としてY系 の冗長ビット線RBLが設けられている。この冗長ビッ ト線RBLは、上記YデコーダYDECに含まれるY冗 長回路YRによって、不良ビット線に対するメモリアク セスがあったときには不良ビット線に代えて冗長デコー ダYRSにより上記冗長ビット線RBLを選択するよう にされる。同図においては省略されているが、上記メモ リセルアレイMARYに冗長ワード線が設けられ、そこ に対応してXデコーダCDにはX冗長回路XRが設けら れ、不良ワード線が冗長ワード線に切り換えられる。

【0019】上記相補共通入出力線は、データ出力制御 回路DOCの入力と、書き込み制御回路WCCの出力端 子に接続される。上記データ出力制御回路DOCの出力 信号は、データ出力バッファDOBを通して図示しない 外部端子へ出力される。出力バッファは、図示しない外 部端子から供給されたクロック信号と同期するよう形成 された内部クロック信号に同期して読み出し信号を出力 30 させる。また、図示しない外部端子から入力された書き 込み信号も上記外部端子から供給されるクロック信号に 同期してデータ入力バッファDIBの入力端子に供給さ れ、このデータ入力バッファDIBの出力信号が上記書 き込み制御回路WCCの入力端子に供給される。特に制 限されないが、上記読み出し信号を送出させる外部端子 と書き込み信号が入力される外部端子とは、共通化され ており、例えば、16ビットのような複数ビットの単位 での入出力が行われる。

【0020】図示しないアドレス入力端子から供給され たアドレス信号は、ロウアドレスバッファ回路RADB とカラムアドレスバッファCADBにアドレスマルチプ レクス形式で取り込まれる。供給されたアドレス信号は それぞれのアドレスバッファRADBとCADBが保持 する。例えば、ロウアドレスバッファRADBとカラム アドレスバッファCADBは、1つのメモリサイクル期 間にわたって上記取り込まれたアドレス信号をそれぞれ 保持する。

【0021】上記ロウアドレスバッファRADBはリフ レッシュ動作モードにおいてはリフレッシュ制御回路R 動される。メモリセルアレイMARYの図示しない相補 50 FCから出力されるリフレッシュアドレス信号をロウア

ドレス信号として取り込む。この実施例では、特に制限 されないが、クロック再生回路CKGを介して上記リフ レッシュアドレス信号をロウアドレス信号として取り込 むようにされている。カラムアドレスバッファCADB に取り込まれたアドレス信号は、制御回路CONTに含 まれるカラムアドレスカウンタにプリセットデータとし て供給される。上記カラムアドレスカウンタは後述のコ マンドなどで指定される動作モードに応じて、上記プリ セットデータとしてのカラムアドレス信号、又はそのカ ラムアドレス信号を順次インクリメントした値を、Yデ 10 コーダYDECに向けて出力する。

【0022】制御回路CONTは、特に制限されなが、 クロック信号CLK、クロックイネーブル信号CKE、 チップセレクト信号/CS、カラムアドレスストローブ 信号/CAS(記号/はこれが付された信号がロウイネ ーブルの信号であることを意味する)、ロウアドレスス トローブ信号/RAS、ライトイネーブル信号/WE、 データ入出力マスクコントロール信号DQMなどの外部 制御信号と、メモリバンクに対応されたアドレス信号と などに基づいてSDRAMの動作モード等の各種制御信 号とそれに対応した各種タイミング信号を形成し、その ためのコントロールロジックとモードレジスタを備え る。上記チップセレクト信号/CSがハイレベルのとき (チップ非選択状態) やその他の入力は意味を持たな い。但し、後述するメモリバンクの選択状態やバースト 動作などの内部動作はチップ非選択状態への変化によっ て影響されない。/RAS, /CAS, /WEの各信号 は通常のDRAMにおける対応信号とは機能が相違さ れ、後述するコマンドサイクルを定義するときに有意の 30 信号とされる。

【0023】クロック信号CLKは、SDRAMのマス タクロックとされ、その他の外部入力信号は当該内部ク ロック信号の立ち上がりエッジに同期して有意とされ る。チップセレクト信号/CSはそのロウレベルによっ てコマンド入力サイクルの開始を指示する。クロック再 生回路CKGは、外部端子から供給されたクロック信号 に同期した内部クロック信号を発生させるものであり、 後述するようなSMD等のような遅延回路により外部端 子から供給されたクロック信号を2周期遅延させて同期 40 化させるようなSMD等の同期化回路、あるいはDLL 又はPLL回路から構成されてもよい。

【0024】クロックイネーブル信号CKEは次のクロ ック信号の有効性を指示する信号であり、当該信号CK Eがハイレベルであれば次のクロック信号CLKの立ち 上がりエッジが有効とされ、ロウレベルのときには無効 とされる。さらに、リードモードにおいて、データ出力 バッファDOBに対するアウトプットイネーブルの制御 を行う外部制御信号DQMも制御回路CONTに供給さ

タ出力バッファDOBは高出力インピーダンス状態にさ れる。テスト回路TSTCは、テストモードが指定され たときに活性化れて、一括書き込みや一括読み出し比較 判定等のテスト動作を行う。

8

【0025】上記ロウアドレス信号は、クロック信号C LK(内部クロック信号)の立ち上がりエッジに同期す る後述のロウアドレスストローブ・バンクアクティブコ マンドサイクルにおけるアドレス信号のレベルによって 定義される。最上位の2ピットの入力は、上記ロウアド レスストローブ・バンクアクティブコマンドサイクルに おいてバンク選択信号とみなされる。即ち、上記2ビッ トの組み合わせにより、上記4つのメモリバンク0~3 の中の1つが選択される。メモリバンクの選択制御は、 特に制限されないが、選択メモリバンク側のロウデコー ダのみの活性化、非選択メモリバンク側のカラムスイッ チ回路の全非選択、選択メモリバンク側のみのデータ入 カバッファD I B及びデータ出力バッファD OBへの接 続などの処理によって行うことができる.

【0026】後述のプリチャージコマンドサイクルにお が供給され、それらの信号のレベルの変化やタイミング 20 ける特定のアドレス信号の入力は相補ビット線などに対 するプリチャージ動作の態様を指示し、そのハイレベル はプリチャージの対象が双方のメモリバンクであること を指示し、そのロウレベルは、上記メモリバンクを指定 するアドレス信号で指示されている1つのメモリバンク がプリチャージの対象であることを指示する。上記カラ ムアドレス信号は、クロック信号CLK(内部クロッ ク)の立ち上がりエッジに同期するリード又はライトコ マンド(後述のカラムアドレス・リードコマンド、カラ ムアドレス・ライトコマンド) サイクルにおけるアドレ ス信号のレベルによって定義される。そして、この様に して定義されたカラムアドレスはバーストアクセスのス タートアドレスとされる。

> 【0027】次に、コマンドによって指示されるSDR AMの主な動作モードを説明する。

(1)モードレジスタセットコマンド(Mo) モードレジスタをセットするためのコマンドであり、/ CS, /RAS, /CAS, /WE=ロウレベルによっ て当該コマンド指定され、セットすべきデータ(レジス タセットデータ)はアドレス端子を介して与えられる。 レジスタセットデータは、特に制限されないが、バース トレングス、CASレイテンシイ、ライトモードなどと される。特に制限されないが、設定可能なバーストレン グスは、1,2,4,8,フルページとされ、設定可能 なCASレイテンシイは1,2,3とされ、設定可能な ライトモードは、バーストライトとシングルライトとさ na.

【0028】上記CASレイテンシイは、カラムアドレ ス・リードコマンドによって指示されるリード動作にお いて/CASの立ち下がりからデータ出力バッファDO れ、その信号DQMが例えばハイレベルのときにはデー 50 Bの出力動作までに内部クロック信号の何サイクル分を

費やすかを指示するものである。読出しデータが確定す るまでにはデータ読出しのための内部動作時間が必要と され、それを内部クロック信号の使用周波数に応じて設 定するためのものである。換言すれば、周波数の高い内 部クロック信号を用いる場合にはCASレイテンシイを 相対的に大きな値に設定し、周波数の低い内部クロック 信号を用いる場合にはCASレイテンシイを相対的に小 さな値に設定する。特に制限されないが、後述するよう な画像処理動作において、必要ならばワード線の切り換 に設定するよう用いるようにできる。

【0029】(2)ロウアドレスストローブ・バンクア クティブコマンド(Ac)

これは、ロウアドレスストローブの指示とアドレス信号 によるメモリバンクの選択を有効にするコマンドであ り、/CS、/RAS=ロウレベル、/CAS、/WE =ハイレベルによって指示され、このとき最上位の2ビ ットを除くアドレス端子に供給されるアドレスがロウア ドレス信号として、上記最上位の2ビットのアドレス端 子に供給される信号がメモリバンクの選択信号として取 20 り込まれる。取り込み動作は上述のように内部クロック 信号の立ち上がりエッジに同期して行われる。例えば、 当該コマンドが指定されると、それによって指定される メモリバンクにおけるワード線が選択され、当該ワード 線に接続されたメモリセルがそれぞれ対応する相補ビッ ト線に導通される。

【0030】(3)カラムアドレス・リードコマンド (Re)

このコマンドは、バーストリード動作を開始するために 必要なコマンドであると共に、カラムアドレスストロー 30 ブの指示を与えるコマンドであり、/CS, /CAS= ロウレベル、/RAS,/WE=ハイレベルによって指 示され、このときYアドレスに割り当てられた所定のア ドレス端子から入力されたアドレス信号に供給されるカ ラムアドレスがカラムアドレス信号として取り込まれ る。これによって取り込まれたカラムアドレス信号はバ ーストスタートアドレスとしてカラムアドレスカウンタ に供給される。

【0031】これによって指示されたバーストリード動 作においては、その前にロウアドレスストローブ・バン 40 クアクティブコマンドサイクルでメモリバンクとそれに おけるワード線の選択が行われており、当該選択ワード 線のメモリセルは、内部クロック信号に同期してカラム アドレスカウンタから出力されるアドレス信号に従って 順次選択されて連続的に読出される。連続的に読出され るデータ数は上記バーストレングスによって指定された 個数とされる。また、データ出力バッファDOBからの データ読出し開始は上記CASレイテンシイで規定され る内部クロック信号のサイクル数を待って行われる。 【0032】(4)カラムアドレス・ライトコマンド

(Wr)

ライト動作の態様としてモードレジスタにバーストライ トが設定されているときは当該バーストライト動作を開 始するために必要なコマンドとされ、ライト動作の態様 としてモードレジスタにシングルライトが設定されてい るときは当該シングルライト動作を開始するために必要 なコマンドとされる。更に当該コマンドは、シングルラ イト及びバーストライトにおけるカラムアドレスストロ ープの指示を与える。当該コマンドは、/CS, /СА え時間を確保するためにCASレイテンシイを大きな値 10 S./WE=ロウレベル、/RAS=ハイレベルによっ て指示され、このとき上記Yアドレスに割り当てられた アドレス信号がカラムアドレス信号として取り込まれ る。これによって取り込まれたカラムアドレス信号はバ ーストライトにおいてはバーストスタートアドレスとし てカラムアドレスカウンタに供給される。これによって 指示されたバーストライト動作の手順もバーストリード 動作と同様に行われる。但し、ライト動作にはCASレ イテンシイはなく、ライトデータの取り込みは当該カラ ムアドレス・ライトコマンドサイクルから開始される。 【0033】(5)プリチャージコマンド(Pr)

10

これは、A10, A11によって選択されたメモリバン クに対するプリチャージ動作の開始コマンドとされ、/ CS, /RAS, /WE=ロウレベル、/CAS=ハイ レベルによって指示される。

【0034】(6)オートリフレッシュコマンド このコマンドはオートリフレッシュを開始するために必 要とされるコマンドであり、/CS, /RAS, /CA S=ロウレベル、/WE, CKE=ハイレベルによって 指示される。

【0035】(7)バーストストップ・イン・フルペー ジコマンド

フルページに対するバースト動作を全てのメモリバンク に対して停止させるために必要なコマンドであり、フル ページ以外のバースト動作では無視される。このコマン ドは、/CS, /WE=ロウレベル、/RAS, /CA S=ハイレベルによって指示される。

【0036】(8)ノーオペレーションコマンド(No p)

これは実質的な動作を行わないこと指示するコマンドで あり、/CS=ロウレベル、/RAS, /CAS, /W Eのハイレベルによって指示される。

【0037】SDRAMにおいては、1つのメモリバン クでバースト動作が行われているとき、その途中で別の メモリバンクを指定して、ロウアドレスストローブ・バ ンクアクティブコマンドが供給されると、当該実行中の 一方のメモリバンクでの動作には何ら影響を与えること なく、当該別のメモリバンクにおけるロウアドレス系の 動作が可能にされる。

【0038】したがって、データ入出力端子においてデ 50 ータが衝突しない限り、処理が終了していないコマンド 実行中に、当該実行中のコマンドが処理対象とするメモ リバンクとは異なるメモリバンクに対するプリチャージ コマンド、ロウアドレスストロープ・パンクアクティブ コマンドを発行して、内部動作を予め開始させることが 可能である。

【0039】SDRAMは、クロック信号CLK(内部 クロック信号) に同期してデータ、アドレス、制御信号 を入出力できるため、DRAMと同様の大容量メモリを SRAMに匹敵する高速動作させることが可能であり、 をアクセスするかをバーストレングスによって指定する ことによって、内蔵カラムアドレスカウンタで順次カラ ム系の選択状態を切り換えていって複数個のデータを連 続的にリード又はライトできることが理解されよう.

【0040】図4には、この発明が適用されるSDRA Mの一実施例の概略レイアウト図が示されている。同図 においては、上記図3の実施例に対応して4つのメモリ バンクを持つようにされる。そして、同図では、主とし てダイナミック型RAMのメモリマットと出力バッファ クロック再生回路の関係が判るように示されており、そ の他の周辺回路は省略されている。

【0041】この実施例では、特に制限されないが、メ モリアレイは、バンク0~3に対応して全体として4個 に分けられる。半導体チップの長手方向に対して4つの メモリセルアレイが並ぶように配置される。上記のよう に1つのメモリバンクが4つのメモリセルアレイを持つ ので、チップ全体では16個のメモリセルアレイが構成 される。上記バンク2とバンク1との間の半導体チップ の長手方向中央部分は間接回路領域とされて、縦に並ぶ 30 □で示されたボンディンバッドが代表として例示的に示 されている。

【0042】上記間接回路領域には、出力バッファDO Bが両端に2組に分けて配置される。つまり、出力バッ ファは、8ビットずつが間接回路領域の両側に分割して 配置される。そして間接領域の中央部分には、アドレス バッファや制御バッファが設けられる。制御バッファに 含まれるクロックバッファCKBは、特に制限されない が、チップの中央部分に配置される。なお、データ入力 バッファは、その入力端子が上記出力バッファの出力端 40 子と共通化されるものであるために、特に制限されない が、ボンディングパッドを挟んで出力バッファと対称的 に配置される。

【0043】クロック再生回路CKGは、上記半導体チ ップの長手方向に配置されるメモリアレイ間の狭い領域 に嵌め込むように配置される。特に制限されないが、ク ロック再生回路CKGは、後述するようなSMD回路か らなり、クロック入力とクロック出力とがチップの中央 部分になるようにレイアウト配置され、前記図1の実施 例のように出力バッファとの間の距離が最短になるよう 50 ワード線駆動回路)が設けられる。サブワードドライバ

に構成される。

【0044】上述のように半導体チップの長手方向に対 して左右に2個ずつ合計4個と、上下方向に4個ずつに 分けられた合計16個からなる各メモリアレイにおい て、長手方向に対して上下中央部で2に分けられ、2個 づつに分けられた中央部分においてメインワード線選択 回路MWD及びX冗長回路XRが設けられる。このメイ ンワード選択回路MWDの各メモリセルアレイに隣接し た上下には、図示しないがメインワードドライバが形成 また、選択された1本のワード線に対して幾つのデータ 10 されて、上記上下に分けられたメモリアレイを貫通する ように延長されるメインワード線をそれぞれが駆動する ようにされる。上記バンクOと1及びバンク2と3に割 り当てられたメモリセルアレイの間には、Y選択回路Y DとY冗長回路YRが設けられる。

12

【0045】上記メモリセルアレイは、上記長手方向と それに対して直角方向とに複数のメモリマットが配列さ れる。つまり、1つのメモリセルは、長手方向に8分割 されて8個のメモリマットが設けられ、上記直角方向に 16分割されて16個のメモリマットが設けられる。言 とそれにクロック信号を供給するクロックバッファ及び 20 い換えるならば、ワード線が8分割され、ビット線が1 6分割させられる。これにより、1つのメモリマットに 設けられるメモリセルの数が上記8分割と16分割さ れ、メモリアクセスの高速化を図るようにされる。上記 メモリマットは、後述するようにそれを挟んで同図では センスアンプ領域が左右に配置され、サブワードドライ バ領域SWDが上下に配置されるものである。上記セン スアンプ領域に設けられるセンスアンプSAは、シェア ードセンス方式により構成され、メモリセルアレイの両 端に配置されるセンスアンプSAを除いて、センスアン プSAを中心にして左右に相補ビット線が設けられ、左 右いずれかのメモリマットの相補ビット線に選択的に接 続される。

> 【0046】太い線で示された上記センスアンプSAと サブワードドライバSWDに囲まれた1つのメモリマッ トは、図示しないがサブワード線が256本とされ、そ れと直交する相補ビット線(又はデータ線)が512対 とされる。上記1つのメモリアレイにおいて、上記メモ リマットがビット線方向に16個設けられるから、全体 としての上記サブワード線は約8 K分設けられ、チップ 全体では16K分設けられる。また、上記1つのメモリ アレイにおいて、上記メモリマットがワード線方向に8 個設けられるから、相補ビット線は全体として約4K分 設けられる。このようなメモリアレイが全体で4個設け られるから、全体では16K分の相補データ線が設けら れ、全体としての記憶容量は、16K×16K=256 Mビットのような大記憶容量を持つようにされる。

> 【0047】上記1つのメモリセルアレイは、メインワ ード線方向に対して8個に分割される。かかる分割され たメモリセルアレイ15毎にサブワードドライバ (サブ

は、メインワード線に対して1/8の長さに分割され、 それと平行に延長されるサブワード線の選択信号を形成 する。この実施例では、メインワード線の数を減らすた めに、言い換えるならば、メインワード線の配線ピッチ を緩やかにするために、特に制限されないが、1つのメ インワード線に対して、相補ビット線方向に4本からな るサブワード線を配置させる。このようにメインワード 線方向には8本に分割され、及び相補ビット線方向に対 して4本ずつが割り当てられたサブワード線の中から1 本のサブワード線を選択するために、サブワード選択ド 10 ブワード線の選択信号を形成する。 ライバが配置される。このサブワード選択ドライバは、 上記サブワードドライバの配列方向に延長される4本の サブワード選択線の中から1つを選択する選択信号を形 成する。

【0048】上記1つのメモリセルアレイに着目する と、1つのメインワード線に割り当てられる8個のメモ リセルアレイのうち選択すべきメモリセルが含まれる1 つのメモリマットに対応したサブワードドライバにおい て、1本のサブワード選択線が選択される結果、1本の 、メインワード線に属する8×4=32本のサブワード線 20 の中から1つのサブワード線が選択される。上記のよう にメインワード線方向に4K(4096)のメモリセル が設けられるので、1つのサブワード線には、4096 /8=512個のメモリセルが接続されることとなる。 特に制限されないが、リフレッシュ動作(例えばセルフ リフレッシュモード) においては、1本のメインワード 線に対応する8本のサブワード線が選択状態とされる。 【0049】上記のように1つのメモリアレイは、相補 ビット線方向に対して4Kビットの記憶容量を持つ。し かしながら、1つの相補ビット線に対して4Kものメモ 30 リセルを接続すると、相補ビット線の寄生容量が増大 し、微細な情報記憶用キャパシタとの容量比により読み 出される信号レベルが得られなくなってしまうために、 相補ビット線方向に対しても16分割される。つまり、 メモリマット間に配置されたセンスアンプにより 相補 ビット線が16分割に分割される。特に制限されない が、センスアンプは、上記のようにシェアードセンス方 式により構成され、メモリセルアレイの両端に配置され るセンスアンプを除いて、センスアンプ16を中心にし て左右に相補ビット線が設けられ、左右いずれかの相補 40 ビット線に選択的に接続される。

【0050】図5には、上記メモリマットのメインワー ド線とサブワード線との関係を説明するための要部ブロ ック図が示されている。同図においては、代表として2 本のメインワード線MWLOとMWL1が示されてい る。これらのメインワード線MWLOは、メインワード ドライバMWDOにより選択される。同様なメインワー ドドライバによりメインワード線MWL1も選択され る.

【0051】上記1つのメインワード線MWL0には、

14

それの延長方向に対して8組のサブワード線が設けられ る。同図には、そのうちの2組のサブワード線が代表と して例示的に示されている。サブワード線SWLは、偶 数0~6と奇数1~7の合計8本のサブワード線が1つ のメモリマットに交互に配置される。メインワードドラ イバに隣接する偶数0~6と、メインワード線の遠端側 (ワードドライバの反対側)に配置される奇数1~7を 除いて、メモリマット間に配置されるサブワードドライ バSWDは、それを中心にした左右のメモリマットのサ

【0052】上記のようにメモリマットとしては、メイ ンワード線方向に8本に分けられるが、上記のように実 質的にサブワードドライバSWDにより2つのメモリマ ットに対応したサブワード線が同時に選択されるので、 実質的には4つに分けられることとなる。上記のように サブワード線を偶数0~6と偶数1~7に分け、それぞ れメモリマットの両側にサブワードドライバSWDを配 置する構成では、メモリセルの配置に合わせて高密度に 配置されるサブワード線SWLの実質的なピッチがサブ ワードドライバSWDの中で2倍に緩和でき、サブワー ドドライバSWDとサブワード線SWL0等とを効率よ くレイアウトすることができる。

【0053】上記メインワードドライバMWDは、4本 のサブワード線0~6(1~7)に対して共通に選択信 号としてのメインワード線を駆動する。上記4つのサブ ワード線の中から1つのサブワード線を選択するための サブワード選択線FXが設けられる。サブワード選択線 FXは、FX0~FX7のような8本から構成され、そ のうちの偶数サブワード選択線FXO~FX6が上記偶 数列のサブワードドライバ0~6に供給され、そのうち 奇数サブワード選択線FX1~FX7が上記奇数列のサ ブワードドライバ1~7に供給される。特に制限されな いが、サブワード選択線FXO~FX7は、アレイの周 辺部では第2層目の金属配線層M2により形成され、同 じく第2層目の金属配線層M2により構成されるメイン ワード線MWL0~MWLnの交差する部分では、第3 層目の金属配線層M3により構成される。

【0054】図6には、上記メインワード線とセンスア ンプとの関係を説明するための要部ブロック図が示され ている。同図においては、代表として1本のメインワー ド線MWしが示されている。このメインワード線MWL は、メインワードドライバMWDにより選択される。上 記メインワードドライバに隣接して、上記偶数サブワー ド線に対応したサブワードドライバSWDが設けられ

【0055】同図では、省略されているが上記メインワ ード線MWLと平行に配置されるサブワード線と直交す るように相補ビット線 (Pair Bit Line)が設けられる。 この実施例では、特に制限されないが、相補ビット線も 50 偶数列と奇数列に分けられ、それぞれに対応してメモリ マットを中心にして左右にセンスアンプSAが振り分け られる。センスアンプSAは、シェアードセンス方式と されるが、端部のセンスアンプSAでは、実質的に片方 にした相補ビット線が設けられない。

【0056】上記のようにメモリマットの両側にセンス アンプSAを分散して配置する構成では、奇数列と偶数 列に相補ビット線が振り分けられるために、センスアン プ列のピッチを緩やかにすることができる。逆にいうな らば、高密度に相補ビット線を配置しつつ、センスアン プSAを形成する素子エリアを確保することができるも 10 のとなる。上記両側のセンスアンプSAの配列に沿って ローカル入出力線が配置され、それぞれが2対のローカ ル入出力線を持つ。上記のように1本のカラム選択線Y Sによりスイッチ制御されるカラムスイッチMOSFE Tによりメモリマットの両側に配置されるセンスアンプ に対応して2対ずつの相補ビット線が選択されて上記2 対ずつのローカル入出力線に接続される。

【0057】上記合計4対のローカル入出力線は、マッ ト選択信号によりスイッチ制御されるメインスイッチ回 路を介して4対からなるメイン入出力線に接続される。 上記カラムスイッチMOSFETのゲートは、カラムデ コーダ (COLUMN DECORDER)の選択信号が伝えられる上記 対応する1つのカラム選択線YSに接続される。このカ ラム選択線YSは、上記図2のように16個に分割れて なるメモリマットを貫通するよう延長するよう設けら れ、各メモリマットの対応の対応するカラムスイッチM OSFETのゲートに共通に接続される。

【0058】図7には、この発明に係るSDRAMのセ ンスアンプ部の一実施例の要部回路図が示されている。 同図においては、センスアンプとそれに関連した一方の 30 メモリマット (メモリアレイ) が例示的に示されてい る。上記センスアンプの左側に配置されるメモリマット は省略され、それの相補ビット線と接続されるシェアー ドスイッチMOSFET (Q1、Q2)等が例示的に示 されている。

【0059】ダイナミック型メモリセルは、右側のメモ リマットに設けられたサブワード線SWLOと1に対応 して通常回路の4回路分とと冗長回路の4回路分が代表 として例示的に示されている。ダイナミック型メモリセ ャパシタCSから構成される。アドレス選択用MOSF ETQmのゲートは、サブワード線SWLOに接続さ れ、このMOSFETQmのドレインが相補ビット線B LTとBLBのうちの一方BLTにに接続され、ソース に情報記憶キャパシタCsが接続される。情報記憶用キ ャパシタCsの他方の電極は共通化されてプレート電圧 が与えられる。

【0060】一対の相補ビット線BLT、BLBは、同 図に示すように平行に配置され、ビット線の容量バラン ス等をとるために必要に応じて適宜に交差させられる。

かかる相補ビット線BLBとBLTは、シェアードスイ ッチMOSFETQ3とQ4によりセンスアンプの単位 回路の入出力ノードと接続される。センスアンプの単位 回路は、ゲートとドレインとが交差接続されてラッチ形 態にされたNチャンネル型MOSFETQ5,Q6及び Pチャンネル型MOSFETQ7, Q8から構成され る。Nチャンネル型MOSFETQ5とQ6のソース は、共通ソース線SANに接続される。Pチャンネル型 MOSFETQ7とQ8のソースは、共通ソース線SA Pに接続される。上記共通ソース線SANとSAPに は、Nチャンネル型MOSFETとPチャンネル型MO SFETのパワースイッチMOSFETがそれぞれ設け られて、センスアンプの活性化信号により上記パワース イッチMOSFETがオン状態になり、センスアンプの 動作に必要な電圧供給を行うようにされる。

16

【0061】上記センスアンプの単位回路の入出力ノー ドには、相補ビット線を短絡させるMOSFETQ11 と、相補ビット線にハーフプリチャージ電圧HVCを供 給するスイッチMOSFETQ9とQ10からなるプリ チャージ回路が設けられる。これらのMOSFETQ9 ~Q11のゲートは、共通にプリチャージ信号PCが供 給される。

【0062】MOSFETQ12とQ13は、カラム選 択信号YSによりスイッチ制御されるカラムスイッチを 構成する。この実施例では、1つのカラム選択信号YS により2対のビット線を選択できるようにされる。右側 のメモリマットのサブワード線SWLOが選択された場 合には、メモリマットを中心として右側にも同様に配置 されるセンスアンプも活性化される。かかる図示しない 右側のセンスアンプにも上記同様なカラムスイッチMO SFETが設けられており、2対のビット線が選択され る。それ故、1つのメモリマットに着目すると合計4対 の相補ビット線が選択されることなる。

【0063】上記のメモリマットに着目すると、2つの センスアンプがビット線の両側に配置され、2対ずつが 交互に2つのセンスアンプに対応して接続されるもので ある。上記カラム選択信号YSは、センスアンプで例示 的に示されている2対のビット線BLT, BLB等と、 図示しないセンスアンプに設けられる図示しない残り2 ルは、アドレス選択用MOSFETQmと情報記憶用キ 40 対のビット線とに対応した合計4対の相補ビット線を選 択できるようにされる。これらの2対ずつの相補ビット 線対は、ローカル入出力線SIOOB,SIOOT及び SIO1B, SIO1Tに接続され、上記図示しないセ ンスアンプにおいても、ローカル入出力線SIO2B、 SIO2T及びSIO3B、SIO3Tに接続させ、マ ット選択信号により合計4対からなるメイン入出力線に 接続される。冗長用のカラム選択線RYSに対しても、 上記同様にセンスアンプと冗長ビット線RBLT,RB LB等が設けられる。

50 【0064】図8には、この発明に用いられるシンクロ

ナス・ミラー・ディレイ回路(同期パルス再生回路)の ・ 一 実施例の回路図が示されている。この実施例のシンクロナス・ミラー・ディレイ回路は、外部クロックを取り込む入力部と、フォワード・ディレイ・アレイ(以下、FDAという)、ミラー制御回路(以下、MCCという)及びバックワード・ディレイ・アレイ(以下、BDAという)と負荷回路、内部クロックのドライバとしての出力部から構成される。この実施例では、特に制限されないが、上記入力部において外部クロックCLKinの入力バッファにパルス信号発生回路を設け、クロックCLKinの力バッファにパルス信号発生回路を設け、クロックCLKinの力にの立ち上がりエッジあるいは立ち下がりエッジからかかるクロックCLKinの周波数に依存しない一定のパルス幅を持ったパルス信号を発生させる。

【0065】つまり、外部端子から入力された外部クロックCLKinは、入力バッファB1を介して、パルス発生回路に供給される。パルス発生回路は、上記入力バッファB1の出力信号を遅延させてパルス幅を設定する遅延回路PWとインバータ回路N1、上記入力バッファB1と上記インバータ回路N1の遅延信号とを受けるナンドゲート回路G1から構成される。このナンドゲート回20路G1の出力信号は、インバータ回路N2とN3を通してCOMMONに伝えられる。

【0066】上記インバータ回路N2とN3を通したパルス発生回路の出力信号は、他方において遅延回路を構成するインバータ回路N4,N5及びバッファ回路B2とB3とを通してFDAに入力される。FDAは、ナンドゲート回路とインバータ回路からなる基本遅延単位から構成される。FDAの初段回路と2段目の回路のナンドゲート回路G11とG21は、一方の入力には論理1に対応したハイレベルが定常的に供給されている。初段の出力において第2段目のナンドゲート回路G21の他方の入力に供給される。上記インバータ回路N11から出力信号は、他方においてMCCのナンドゲート回路G12の一方の入力に供給される。このナンドゲート回路G12の一方の入力は、上記COMMONに接続される。

【0067】上記FDAの第3段目の基本遅延単位を構成するナンドゲート回路の一方の入力には、2つ前である初段回路に対応したMCCのナンドゲート回路G12 40の出力信号が供給される。同様に、第4段目以降の基本遅延単位を構成するナンドゲート回路の一方の入力には、それぞれ2つ前のFDAの基本遅延単位の出力信号に対応して設けられたMCCの上記同様なナンドゲート回路の出力信号が順次に供給される。特に制限されないが、上記のような基本遅延単位が50段級列形態に接続されてFDAが構成される。上記1つの基本遅延単位における信号伝播遅延時間は、それぞれがtDのように同\*

 $d2+d1+\delta+tDA=tCK$ 

\*じく形成される。

【0068】MCCでは、それぞれFDAにおける各段 の基本遅延単位の出力信号とCOMMONとを受けるナ ンドゲート回路から構成される。MCCを構成する各ナ ンドゲート回路G12、G22等は、BDAを構成する ナンドゲート回路G13,G23等の一方の入力に供給 される。上記ナンドゲート回路G13, G23は、上記 FDAと逆方向に信号伝播させる。すなわち、ナンドゲ ート回路G23の出力信号は、インバータ回路N22を 介してナンドゲート回路G13の他方の入力に伝えられ る。このBDAの基本遅延単位を、上記FDAの基本遅 延単位と等価にするために、ダミー回路として負荷回路 が設けられる。つまり、上記インバータ回路N22の出 力信号は、MCCに対応したダミー回路としてナンドゲ ート回路G24に供給される。このナンドゲート回路G 24の他方の入力は、他の同様なナンドゲート回路G1 4等の同様な入力と共通に接続され、同図では省略され ているが、固定的にハイレベル又はロウレベルが供給さ れる。

【0069】BDAは、上記のように信号伝播方向が、上記FDAとは逆方向にされ、実質的に上記FDAと同じ構成にされる。それ故、FDAを通して伝えられるクロックのエッジは、BDAにより逆方向に同じ信号遅延時間を以て伝えられる。上記BDAの出力信号BDAoutは、内部クロックドライバとしてのインバータ回路N6とN7を通して出力され、内部クロックCLKoutが形成される。

【0070】この実施例では、上記入力部での遅延時間 d1は、上記入力バッファB1、クロック発生回路とインバータ回路N2、N3と、バッファ回路B2でのそれぞれの信号伝播遅延時間とされる。遅延時間d2は、上記インバータ回路N4とN5での信号伝播遅延時間とされる。そして、バッファ回路B3は、上記FDAからMCCを通してBDAに伝えられるパルスエッジの遅延時 同るに対応した遅延時間に設定される。これにより、SMDの同期精度の向上を図ることができる。上記内部クロックドライバとしてのインバータ回路N6、N7での 信号伝播遅延時間は、上記インバータ回路N4、N5に 対応した遅延時間d2に設定される。

〇 【0071】この実施例において、クロック信号の立ち上がりエッジは、FDA中の伝播時間もDAとちょうど同じ時間をかけてBDA中を伝播し、遅延時間d2の遅延回路(内部クロックドライバに相当する)を通して、内部クロックCLKoutとして出力される。上記FDA中のnサイクル目の立ち上がりエッジがn+1サイクル目のCOMMONの立ち上がりエッジによって伝播が止められることから、次式(1)という関係が成立する。

..... (1)

【0072】また、外部クロックCLKinから内部クロ※50※ックCLKout までの立ち上がりエッジの伝播時間は、

\*なり、上記の外部クロックCLKinと内部クロックCL 上記のような伝播経路に沿って計算すると次式(2)の 関係が成立する。つまり、外部クロックCLKinから内 Kout とが同期することとなる。 部クロックCLKout までがちょうど2 t CKに等しく\*

 $d1+d2+d1+\delta+tDA + \delta+tDA + d2=2 (d1+d2+\delta+tDA)$ 

=2tCK..... (2)

【0073】同期条件についてみると、次式(3)で与 えられる。ここで、Pwは、パルス発生回路で形成され たパルスのパルス幅である。この式の中には、tCKは※

 $Pw < d1 + d2 + \delta + tDA$ 

【0074】上記パルス発生回路は省略されてもよい。 ただし、上記同期動作が実現するためには、外部端子か ら供給されるクロック信号のパルス幅デューティを50 %とすると、同期可能なクロックサイクルの最高値は、 最低値の1.5倍以下のように狭くなる。

【0075】図9には、この発明に用いられるクロック 再生回路の他の一実施例の基本的な概念を説明するため のブロック図が示されている。クロックバッファCKB は、入力バッファ回路であり、外部端子から供給される 外部クロック信号ext. CLKを取り込むために設けられ るものである。このクロックバッファCKBの出力信号 20 は、一方において遅延回路DL1とDL2を通してタイ ミング発生回路TGのスタート端子(START)に伝 えられる。上記クロックバッファCKBの出力信号は、 他方において上記タイミング発生回路TGのリバース端 子(REVERSE)に伝えられる。

【0076】タイミング発生回路TGは、回路規模を小 さくするために、カウンタ回路で構成されており、スタ ート端子 (STRAT) に供給される第1の入力信号で 計数動作の起動がかかり一方向(例えばアップ計数)に 供給される第2の入力信号で上記計数動作が逆転 (例え ばダウン計数)され、上記第1と第2の入力信号の時間 差に対応した時間経過後に、言い換えるならばアップ計 数値と同じダウン計数を行って出力端子OUTからタイ ミング信号を出力させる。

【0077】上記計数動作のためにパルスは、内部に設☆ tCK = td1 + td2 + tDA

【0080】上記タイミング発生回路TGは、上記時間 差tDAに対応した計数値と同じ時間tDAだけ計数動 ·作を行ってタイミング信号(ノード n 3 ) を形成し、ク 40 -ロックドライバCKDの遅延時間td2の内部クロック 信号int.CLKを立ち上げる。つまり、外部クロック信 号ext. CLKの立ち上がりから内部クロック信号int. C LKまでに費やされた時間は、td1+td1+td2 +tDA+tDA+td2=2(td1+td2+tDA) となる。この時間td1+td2+tDAは、上記 式(4)のようにクロック信号の1周期tCKに等しい から、内部クロック信号int.CLKは、2クロック後に 入力される外部クロック信号ext. CLKと同期すること となる。 ☆50 とQ5を動作時にはデータDATAに対応して相補的に

※含まれず、外部クロック周波数に対する条件でなくなっ て同期可能な周波数範囲を広げるこたとができる。

20

.....(3)

10☆けられた発振回路により形成される。この発振回路の発 振周波数は、上記クロック信号CLKに対して十分高い 周波数に設定されものである。上記タイミング発生回路 TGにより形成されたタイミング信号は、クロックドラ イバCKDを介して内部クロックint.CLKが形成され

【0078】図10には、上記図9のクロック再生回路 の動作を説明するためのタイミング図が示されている。 外部クロック信号ext.CLKの1周期はtCKであり、 上記クロックバッファCKBの出力ノードn1の信号 は、その遅延時間td1だけ遅れたクロック信号とされ る。クロックパッファCKBの出力ノードn1の信号 は、上記遅延回路DL1とDL2により、上記クロック ドライバCKBの遅延時間td1と、上記クロックドラ イバの遅延時間td2だけ遅れてタイミング発生回路T Gのスタート端子に伝えられる。一方、上記クロックバ ッファCK Bの出力ノードn 1の信号は、そのまま上記 タイミング発生回路TGのリバース端子に伝えられる。 【0079】上記タイミング発生回路TGのスタート端 子には、外部クロック信号ext.CLKの立ち上がりか 計数動作を開始し、リバース端子(REVERSE)に 30 ら、遅延時間td1+td1+td2の後に入力信号 (ノードn2)が供給されて計数動作を開始し、リバー ス端子には1周期(tCK)遅れた外部クロック信号か ら上記遅延時間 t d 1 の後に入力信号 (ノードn 2) が 供給されて計数動作を逆転させる。これにより、ノード n1のクロック信号の1周期tCKは、次式(4)のよ うに表される。

..... (4)

☆【0081】図11には、出力バッファの一実施例の回 路図が示されている。同図の回路素子に付した回路記号 は、前記図7等の回路記号と重複しているが、それぞれ は別個の回路機能を持つのもと理解されたい。同図に は、1ビットに対応した1個の回路が代表として例示的 に示されている。つまり、上記のように16ビットの単 位でのデータ出力を行うものでは、同図の回路が16個 から構成される。そして、その動作制御を行うクロック 信号DOCLK (int.CLK) は、16個の出力バッフ ァに対して共通に供給されるものである。 【0082】出力バッファは、Nチャンネル型の出力M OSFETQ4とQ5と、かかる出力MOSFETQ4

オン状態/オフ状態にし、非動作状態のときには出力M OSFETQ4とQ5を共にオフ状態にして出力ハイイ ンピーダンス状態にさせるため、ナンドゲート回路G2 0とG21及びインバータ回路N20からなる駆動回路 が設けられる。また、上記電源電圧VDD側の出力MO SFETQ4のゲート電圧を、電源電圧VDD以上に昇 圧して、ハイレベルの出力信号を上記電源電圧VDDま で得るようにするために、MOSFETQ1~Q3、イ ンバータ回路N21及びキャパシタCからなる昇圧回路 が設けられる。

【0083】クロック信号DOCLKがロウレベルの非 動作状態において、データDATAに無関係にナンドゲ ート回路G20の出力がハイレベルとなり、Nチャンネ ル型MOSFETQ3をオン状態にして上記出力MOS FETQ4のゲート電圧を接地電位にしてかかる出力M OSFETQ4をオフ状態にしている。このとき、イン バータ回路N21の出力はロウレベルとなり、キャパシ タCにはダイオード形態のMOSFETQ1を介してプ リチャージがなされている。クロック信号DOCLKが ハイレベルの動作状態に変化し、データDATAがハイ 20 レベルならナンドゲート回路G20の出力がロウレベル となり、インバータ回路N21の出力信号がロウレベル からハイレベルに変化する。

【0084】上記キャパシタCにおいては、上記プリチ ャージ電圧に上記インバータ回路N21の出力ハイレベ ルが加算された昇圧電圧を発生する。そして、上記ナン ドゲート回路G20の出力信号のロウレベルにより、N チャンネル型MOSFETQ3がオフ状態に、Pチャン ネル型MOSFETQ2がオン状態になるので、上記キ ャパシタCの昇圧電圧は、上記オン状態にされたMOS 30 可能になるという効果が得られる。 FETQ2を通して出力MOSFETQ4のゲートに伝 えられて、その電圧を電源電圧VDD以上に昇圧する。 この結果、出力端子から出力されるデータD〇のハイレ ベル電源電圧VDDのようなハイレベルにされる。な お、上記出力すべきデータDATAがロウレベルなら、 ナンドゲート回路G21の出力信号がハイレベルとな り、出力MOSFETQ5をオン状態にして回路の接地 電位のようなロウレベルを出力させるものである。

【0085】このような出力バッファにおいて、出力す べきデータDATAは、上記ラッチ/レジスタに保持さ 40 れているので、上記クロック再生回路により形成される クロック信号DOCLKの立ち上がりに同期して動作を 開始し、かかるDOCLKを上記外部クロック信号ext. CLKと同期させることにより、上記アクセスタイムも ACをかかる出力バッファの動作遅延時間に等しく短く できる。

【0086】この実施例では、上記のようにクロック再 生回路で形成された内部クロック信号int. CLKにより 出力バッファを制御している。そして、前記図1又は図 2のようなレイアウト構成とすることにより、クロック 50 クロック信号により他方の方向のカウント動作に切り換

再生回路から最も短い距離に配置される出力バッファ (S)と最も長い距離に配置される出力バッファ(L) との間での遅延時間差が小さくなり、図12の動作波形 図(b)のように、外部クロック信号ext.CLKに位相 同期した内部クロック信号int.CLKの立ち上がりから 出力バッファでの動作遅延時間 t DOだけ遅れて出力信 号DOを出力させることができる。このように、上記動 作遅延時間 t DOが、クロック信号からデータ出力まで の時間
tACに等しく高速になる。

10 【0087】つまり、上記のようなクロック再生回路を 用いて同期化を図ったとしても、そこから出力バッファ までの距離が最も短いもの(S)と長いもの(L)との 差が大きいものでは、図12(a)に示すように、最も 長い距離に配置される出力バッファまでの時間tAC (L)に律則されて動作遅延時間 tDOが決定されるた めに、前記のようなクロック信号CLKの周波数が20 OMHzを超えるようなものでは、クロック信号に同期 した読み出し動作が不能になるものである。

【0088】上記の実施例から得られる作用効果は、下 記の通りである。すなわち、・・

(1) 半導体チップの中央部分に間接回路領域が設け られ、少なくとも上記間接回路領域を挟んで対称的にメ モリアレイ部が構成されてなる半導体記憶装置におい て、複数からなる出力バッファを上記間接回路領域に1 纏まり又は上記間接回路領域のほぼ中心部から等間隔と なる位置に2組に分けて配置させるとともに、上記中心 部に内部クロック信号の出力点が合致するようクロック 再生回路をレイアウト配置することにより、そこでの信 号遅延が最小にできクロックに同期した高速読み出しが

【0089】(2) 上記クロック再生回路はとして、 シンクロナス・ミラー・ディレイ回路を用いることによ り、短時間で同期化した内部クロック信号を形成するこ とができ、SDRAMの使い勝手を良くすることができ るという効果が得られる。

【0090】(3) 上記シンクロナス・ミラー・ディ レイ回路は、遅延段からなる細長い回路で構成されるも のであり、それを間接回路領域の長手方向に対して直角 方向の2つのメモリアレイに挟まれた細長い半導体領域 に嵌め込むようレイアウト配置することにより高集積化 が可能になるという効果が得られる。

【0091】(4) 上記クロック再生回路として、外 部端子から入力されたクロック信号を取り込む入力バッ ファ回路と、上記入力バッファ回路により取り込まれた クロック信号を遅延させる遅延回路と、上記クロック信 号に対して十分高い周波数の発振パルスを形成するパル ス発生回路と、上記遅延回路を通したクロック信号によ り起動され、上記発振パルスを一方の方向にカウント動 作を行い、上記入力バッファ回路を通した1周期遅れの

えられ、計数値が計数開始時に戻ったときに出力タイミ ング信号を形成するアップ/ダウンカウンタ回路と、上 記カウンタ回路からの出力タイミング信号を受けて内部 回路の動作に必要なクロック信号を出力させるクロック ドライバとで構成することにより、回路の簡素化が可能 になるという効果が得られる。

【0092】(5) 上記半導体記憶装置は、シンクロ ナスダイナミック型RAMを構成するものであり、上記 クロック再生回路は、そのクロック入力回路に用いられ るものとすることにより、高速動作と高集積化のSDR 10 示す概略レイアウト図である。 AMを実現することができるという効果が得られる。

【0093】以上本発明者よりなされた発明を実施例に 基づき具体的に説明したが、本願発明は前記実施例に限 定されるものではなく、その要旨を逸脱しない範囲で種 々変更可能であることはいうまでもない。例えば、図3 において、メモリバンクは、間接回路領域を挟んで両側 にバンク0とバンク1を設けるというように2バンク構 成としてもよい。上記出力バッファを2組に分割して配 置する場合、半導体チップの中点に対して対称的な位置 に配置する必要はない。2組に分割して配置した場合、 かかる出力バッファの配置に対応して、その中心部分に クロック再生回路の出力点が合致するようにすればよい のである。半導体基板上の他の回路のレイアウト構成 は、図1の又は図2の構成に限定されず、種々の実施形 態を取ることができる。内部クロック信号を形成するク ロック再生回路は、DLL又はPLL回路を利用するも のであってもよい。この発明は、SDRAMの他にラン バス仕様のダイナミック型RAM、あるいはクロック信 号に同期して出力信号を形成するようなスタティック型 RAM等の各種半導体記憶装置に広く利用できる。

#### [0094]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、半導体チップの中央部分に 間接回路領域が設けられ、少なくとも上記間接回路領域 を挟んで対称的にメモリアレイ部が構成されてなる半導 体記憶装置において、複数からなる出力バッファを上記 間接回路領域に1纏まり又は上記間接回路領域のほぼ中 心部から等間隔となる位置に2組に分けて配置させると するようクロック再生回路をレイアウト配置することに より、そこでの信号遅延が最小にできクロックに同期し

24 た高速読み出しが可能になる。

【図面の簡単な説明】

【図1】この発明に係る半導体記憶装置の一実施例を示 す概略ブロック図である。

【図2】この発明に係る半導体記憶装置の他の一実施例 を示す概略プロック図である。

【図3】この発明が適用される半導体記憶装置の一実施 例を示す概略ブロック図である。

【図4】この発明が適用されるSDRAMの一実施例を

【図5】図4のメモリマットのメインワード線とサブワ ード線との関係を説明するための要部ブロック図であ る。

【図6】図4のメインワード線とセンスアンプとの関係 を説明するための要部プロック図である。

【図7】この発明が適用されるSDRAMのセンスアン プ部の一実施例を示す要部回路図である。

【図8】この発明に用いられるシンクロナス・ミラー・ ディレイ回路の一実施例を示す回路図である。


【図9】この発明に用いられるクロック再生回路の他の 一実施例の基本的な概念を説明するためのブロック図で

【図10】図9のクロック再生回路の動作を説明するた めのタイミング図である。


【図11】出力バッファの一実施例を示す回路図であ


【図12】この発明を説明するための波形図である。 【符号の説明】


MARY…メモリアレイ、XD…Xデコーダ、WD…ワ 30 ードドライバ、SA…センスアンプ、XRD, YPD… プリデコーダ回路、YDEC…Yデコーダ、DOC…デ ータ出力制御回路、DOB···データ出力バッファ、DI B…データ入力バッファ、RADB…ロウアドレスバッ ファ、CADB…カラムアドレスバッファ、CONT… 制御回路、TSTC…テスト回路、CKG…クロック発 生回路、YR, XR…冗長回路、REF…リフレッシュ 制御回路、MWD…メインワードドライバ、YD…カラ ムデコーダ、SWD…サブワードドライバ、YSD…カ ラムドライバ、YPD…プリデコーダ、FDA…フォロ ともに、上記中心部に内部クロック信号の出力点が合致 40 ワード・ディレイ・アレイ、MCC…ミラー制御回路、 BDA…バックワード・ディレイ・アレイ。




07/21/2003, EAST Version: 1.03.0002








【図7】



【図10】



tCK=td1+td2+tDA

【図11】

